



①9 BUNDESREPUBLIK
DEUTSCHLAND



DEUTSCHES
PATENTAMT

①2 Offenlegungsschrift
①0 DE 44 12 089 A 1

⑤1 Int. Cl. 5:
H01 L 27/108
// G11C 11/40

②1 Aktenzeichen: P 44 12 089.3
②2 Anmeldetag: 8. 4. 94
②3 Offenlegungstag: 13. 10. 94

DE 44 12 089 A 1

③0 Unionspriorität: ③2 ③3 ③1
08.04.93 KR 93-5901

⑦1 Anmelder:
Samsung Electronics Co., Ltd., Suwon, KR


⑦4 Vertreter:
Wilhelm, H., Dr.-Ing.; Dauster, H., Dipl.-Ing.;
Wilhelm, P., Dipl.-Ing.; Weller, E., Dipl.-Phys.
Dr.rer.nat., Pat.-Anwälte, 70174 Stuttgart

⑦2 Erfinder:
Ahn, Tae-hyuk, Ansan, KR; Nam, In-ho, Daegu, KR;
Yoon, Joo-young, Seoul/Soul, KR

BEST AVAILABLE COPY

⑤4 Verfahren zur Herstellung eines Kondensators für ein hochintegriertes Halbleiterspeicherbauelement

⑤7 Zur Bildung von Kondensatorspeicherelektroden mit geringem Bauelementflächenbedarf und hoher Kapazität ist es bekannt, diese mit einem oberen, mehrzylindrischen Elektrodenstiel zu bilden, z. B. durch Aufbringen mehrerer leitfähiger Schichten und Zurückätzen derselben oder durch Herausätzen eines ersten Zylinders aus einer leitfähigen Schicht und selbstjustiertem Anbringen eines weiteren zylindrischen Elektrodenstiels unter Verwendung eines Abstandshalters. Das neue Verfahren sieht die Erzeugung einer ersten Struktur, das Aufbringen einer zweiten leitfähigen Schicht und ein anisotropes Ätzen derselben zur Erzeugung von zylindrischen Speicherelektroden (52a, 52b) vor. Dieses Vorgehen führt bei geringem Aufwand zu einem Kondensator mit einer vergleichsweise hohen effektiven Kondensatorfläche bei geringem Bauelementflächenbedarf und mit hoher Zuverlässigkeit. Verwendung z. B. zur Herstellung dynamischer DRAMs.



DE 44 12 089 A 1

Die folgenden Angaben sind den vom Anmelder eingereichten Unterlagen entnommen
BUNDESDRUCKEREI 08. 94 408 041/494

18/31

DE 44 12 089 A1

1

Beschreibung

Die Erfindung bezieht sich auf ein Verfahren zur Herstellung eines Kondensators für ein hochintegriertes Halbleiterspeicherbauelement nach dem Oberbegriff des Patentanspruches 1, wie es insbesondere zur Speicherzellenherstellung für dynamische Direktzugriffsspeicher (DRAMs) Verwendung findet.

Die mit der Verkleinerung der Speicherzellenfläche einhergehende Verminderung der Zellenkapazität ist eine ernsthafte Schwierigkeit bei der Erhöhung der Packungsdichte eines DRAMs, da sie eine verminderte Auslesefähigkeit und ein Anwachsen der Rate alpha-teilcheninduzierter Fehler der Speicherzelle sowie einen übermäßig hohen Leistungsverbrauch während des Betriebs bei geringer Spannung wegen Erschwerung des Bauelementbetriebs hervorruft. Die Erhöhung der Zellenkapazität bei Erreichen einer adäquaten Einheitsfläche ist daher ein wesentliches Element bei der Erhöhung der Packungsdichte.

Unter Verwendung einer zweidimensionalen Stapelstruktur für die Speicherzelle läßt sich im allgemeinen für ein 256 Mbit-DRAM mit einer $0,25 \mu\text{m}^2$ -Entwurfsregel keine ausreichende Zellenkapazität erzielen, selbst wenn ein Material mit hoher Dielektrizitätskonstante, z. B. Tantaloxid (Ta_2O_5), verwendet wird. Daher sind zur Erhöhung der Zellenkapazität Stapelkondensatoren mit einer dreidimensionalen Struktur vorgeschlagen worden. Für Speicherelektroden mit einer solchen dreidimensionalen Struktur zur Erhöhung der Zellenkapazität einer Speicherzelle sind insbesondere doppelt gestapelte, rippenförmige, lateral ausgedehnt und überlappend gestapelte sowie zylindrische Elektrodenstrukturen vorgeschlagen worden.

Besonders gerne wird die zylindrische Struktur für den dreidimensionalen gestapelten Kondensator gewählt, die für eine integrierte Speicherzellenschaltung mit einer Kapazität von 64 Mb oder höher geeignet ist, da bei ihr die äußeren und die inneren Elektrodenoberflächen als effektive Kondensatorflächen zur Verfügung stehen. Die einfache Zylinderstruktur vermag jedoch für eine hochintegrierte Speicherzelle mit einer Kapazität von 256 Mb oder höher keine ausreichende Zellenkapazität mehr bereitzustellen. Es sind daher verschiedenartige neue Strukturen zur Zellenkapazitätserhöhung durch Verbesserung der obigen einfachen Zylinderstruktur vorgeschlagen worden.

Bei der von Toru Kaga 1991 vorgeschlagenen, kronenförmigen Zellenstruktur ist die Zellenkapazität durch Gestaltung der zylindrischen Elektrode als eine kronenförmige Elektrode mit einer Doppelwandstruktur erhöht (IEEE Transactions on Electron Devices '91, "Crown-Shaped Stacked-Capacitor Cell for 1,5 V Operation 64 Mb DRAMs").

Die Fig. 1 bis 3 zeigen Querschnitte durch ein zugehöriges Bauelement zur Veranschaulichung des Herstellungsverfahrens für diese kronenförmige Speicherelektrodenstruktur.

Bezugnehmend auf Fig. 1 werden in einem aktiven Bereich eines Halbleitersubstrats (10), welches durch eine Feldoxidschicht (12) in aktive und isolierende Bereiche unterteilt ist, ein Paar von Transistoren, von denen jeder ein Source-Gebiet (14) und eine Gate-Elektrode (18) aufweist und die sich zusammen ein Drain-Gebiet (16) teilen, sowie eine mit dem Drain-Gebiet (16) kontaktierte Bitleitung (20) gebildet. Anschließend wird auf die gesamte Oberfläche der resultierenden Struktur zur Isolation der Transistoren eine Isolationsschicht (19)

2

aufgebracht. Nach Aufbringen einer planarisierenden Schicht (30) zur Oberflächenplanarisierung des Substrats (10) wird auf die planarisierende Schicht (30) eine Ätzstoppschicht (31), z. B. eine Schicht aus Siliziumnitrid (Si_3N_4), aufgebracht. Die Ätzstoppschicht (31), die planarisierende Schicht (30) und die Isolationsschicht (19) werden bereichsweise geätzt, um Kontaktlöcher zur Verbindung von Kondensatorspeicherelektroden mit einem jeweiligen Source-Gebiet (14) einzubringen. Daraufhin wird ein leitfähiges Material, z. B. störschichtdotiertes Polysilizium, abgeschieden und zurückgeätzt, so daß ein unterer Elektrodenteil (50) entsteht. Dann wird ein Oxid, z. B. Siliziumdioxid (SiO_2), mit vergleichsweise großer Dicke abgeschieden und zur Bildung einer mit Vertiefungen versehenen Oxidschicht (32) strukturiert. Anschließend wird ein leitfähiges Material, z. B. störschichtdotiertes Polysilizium, abgeschieden, um eine erste leitfähige Schicht (50A) zu bilden, die mit dem unteren Elektrodenteil (50) verbunden ist. Dann wird ein Oxid, z. B. Siliziumdioxid, zur Erzeugung eines zylindrischen Elektrodenteils der Speicherelektrode abgeschieden und anisotrop geätzt, um seitlich an der ersten leitfähigen Schicht (50A) eine Oxidabstandsschicht (33) auszubilden. Nach Abscheiden eines leitfähigen Materials, z. B. störschichtdotiertes Polysilizium, zur Bildung einer zweiten leitfähigen Schicht (52) wird ein Oxid, z. B. Siliziumdioxid, aufgebracht und zurückgeätzt, um Oxid (34) in die Vertiefungen der Oxidschicht (32) auffüllend einzubringen. Durch die Anwesenheit des Oxids (34) wird hierbei die zweite leitfähige Schicht (52) davor geschützt, während eines nachfolgenden Ätzprozesses entfernt zu werden.

Bezugnehmend auf Fig. 2 werden dann die erste und die zweite leitfähige Schicht (50A, 52) in den Bereichen außerhalb der Vertiefungen der Oxidschicht (32) weggeätzt, so daß jeweils voneinander isolierte, doppelzylindrische Elektrodenteile (50a, 52a) entstehen. Da die zylindrischen Elektrodenteile (50a, 52a) durch Ätzen der ersten und der zweiten leitfähigen Schicht (50A, 52), die zwischen der mit Vertiefungen versehenen Oxidschicht (32), der Oxidabstandsschicht (33) und dem Fülloxid (34) vorliegen, gebildet werden, entstehen scharfkantige Abschnitte (P) an den Oberkanten der zylindrischen Elektrodenteile. Derartige scharfkantige Abschnitte (P) rufen Leckströme und Durchbrüche der dielektrischen Schicht hervor und vermindern daher die Zuverlässigkeit des Bauelementes.

Bezugnehmend auf Fig. 3 werden die Vertiefungen aufweisende Oxidschicht (32), die Oxidabstandsschicht (33) und das Fülloxid (34) sämtlich durch einen Naßätzprozeß unter Verwendung der Ätzstoppschicht (31) als Ätzendpunkt entfernt, so daß jeweils eine Speicherelektrode (100) entsteht, die aus dem unteren Teil (50) und den zylindrischen Teilen (50a, 52a) besteht. Danach wird eine dielektrische Schicht (110) auf die gesamte Oberfläche der Speicherelektroden (100) aufgebracht, und ein leitfähiges Material, z. B. störschichtdotiertes Polysilizium, wird zur Bildung einer Plattenelektrode (120) abgeschieden. Im Ergebnis entstehen dadurch Kondensatoren (C1, C2), die jeweils aus der Speicherelektrode (100), der dielektrischen Schicht (110) und der Plattenelektrode (120) bestehen.

In einer hochintegrierten Speicherzelle besteht eine Möglichkeit, ein Anwachsen der Zellenkapazität durch Erhöhen der Kondensatorfläche zu erreichen, darin, den Abstand zwischen benachbarten Kondensatoren zu verringern. Bei den oben beschriebenen, herkömmlichen Verfahren kann dieser Abstand zwischen benach-

DE 44 12 089 A1

3

4

barten Kondensatoren (siehe den Abstand (A) in Fig. 3), da er durch die Strukturabmessung des Fotoresists bestimmt ist, nicht auf einen Wert kleiner als die von der verwendeten lithographischen Technik gesetzte Grenze herabgesetzt werden. Dementsprechend kann dort auf diese Weise die Kondensatorfläche nicht wesentlich erhöht und daher die gewünschte Zellenkapazität nicht erhalten werden. In der Offenlegungsschrift EP 404 553 A1 wird ein Kondensator offenbart, der zur Überwindung dieser Schwierigkeit vorgesehen ist. Das Verfahren zur Herstellung dieses Kondensators wird nun unter Bezugnahme auf die Fig. 4 und 5 erläutert.

Bezugnehmend auf Fig. 4 wird, nachdem durch die bereits oben im Zusammenhang mit Fig. 1 beschriebene Vorgehensweise das Kontaktloch, welches das Source-Gebiet (14) des Transistors freilegt, gebildet wurde, ein leitfähiges Material, z. B. störschichtdotiertes Polysilizium, in einer konstanten Dicke auf die Ätzstoppschicht (31) als Basis aufgebracht, wobei es das Kontaktloch vollständig füllt und eine erste leitfähige Schicht (50) bildet. Anschließend wird beispielsweise eine Schicht aus Phosphorsilikatglas (PSG) auf die gesamte Oberfläche der resultierenden Struktur aufgebracht und anisotrop geätzt, wodurch eine erste Oxidabstandsschicht (36) an den Seiten der PSG-Schichtstruktur entsteht. Daraufhin werden die PSG-Schichtstruktur entfernt und die erste leitfähige Schicht (50) bis zu einer vorbestimmten Tiefe geätzt, wobei die erste Oxidabstandsschicht (36) als Ätzmaske dient. Dadurch werden ein dünner leitfähiger Film (50b) und ein tassenförmiger Elektrodenanteil (50a) gebildet.

Bezugnehmend auf Fig. 5 wird nun ein Oxid, z. B. Siliziumdioxid, auf der gesamten Oberfläche der resultierenden Struktur abgeschieden und anisotrop geätzt, um eine zweite (nicht gezeigte) Oxidabstandsschicht zu bilden. Dann wird ein leitfähiges Material, z. B. störschichtdotiertes Polysilizium, zur Bildung einer zweiten (nicht gezeigten) leitfähigen Schicht abgeschieden, wonach die zweite leitfähige Schicht und die erste leitfähige Schicht unter Verwendung der Ätzstoppschicht (31) als Ätzendpunkt anisotrop geätzt werden. Als Ergebnis entstehen so ein tassenförmiger Hauptelektrodenanteil (50a), ein ringförmiger, peripherer Elektrodenanteil (52) und ein unterer Elektrodenanteil (50), welcher den Hauptelektrodenanteil (50a) mit dem peripheren Elektrodenanteil (52) verbindet. Daraufhin wird auf der gesamten Oberfläche der resultierenden Struktur ein dielektrischer Film (110) durch Aufbringen eines hoch dielektrischen Materials erzeugt, wonach durch Abscheiden eines leitfähigen Materials, z. B. störschichtdotiertes Polysilizium, eine Plattenelektrode (120) gebildet wird, so daß jeweils ein Kondensator fertiggestellt ist, der aus der Speicherelektrode (100), dem dielektrischen Film (110) und der Plattenelektrode (120) besteht.

Da bei diesem oben beschriebenen, herkömmlichen Verfahren der periphere Elektrodenanteil (52) auf mit dem Hauptelektrodenanteil (50a) selbstjustierte Art und Weise gebildet wird, kann der Abstand zwischen benachbarten Kondensatoren (siehe den Abstand (A') in Fig. 5) auf einen Wert kleiner als die durch die verwendete lithographische Technik gesetzte Grenze herabgesetzt werden, so daß sich die Kondensatorfläche erhöhen läßt. Andererseits ist es jedoch schwierig, den dünnen leitfähigen Film (siehe (50b) in Fig. 4) herzustellen, welcher den peripheren Elektrodenanteil (52) mit dem Hauptelektrodenanteil (50a) verbindet. Der dünne leitfähige Film (50b) wird durch Ätzen der ersten leitfähigen Schicht (siehe (50) in Fig. 4) bis zu einer vorbestimmten Tiefe

erzeugt. Da es bei diesem Ätzprozeß unmöglich ist, einen Ätzendpunkt zu erkennen, läßt sich die Stabilität des Prozesses nicht sicherstellen.

Der Erfindung liegt als technisches Problem die Bereitstellung eines vergleichsweise wenig aufwendigen Verfahrens zur Herstellung von Kondensatoren mit zylindrischer Speicherelektrodenstruktur für ein hochintegriertes Halbleiterspeicherbauelement zugrunde, die bei geringem Bauelementflächenbedarf eine vergleichsweise hohe Ladungsspeicherkapazität besitzen.

Dieses Problem wird durch ein Verfahren mit den Merkmalen des Patentanspruches 1 gelöst. Durch dieses Verfahren kann insbesondere der Abstand zwischen benachbarten Kondensatoren geringer gehalten werden als es einer durch die verwendete Lithographietechnik gesetzten Grenze entspricht. Außerdem wird die Bildung scharfer Speicherelektrodenoberkanten verhindert und damit die Bauelementzuverlässigkeit erhöht.

In den Unteransprüchen sind Merkmale vorteilhafter Ausgestaltungen der Erfindung angegeben. Insbesondere folgt aus Anspruch 11 die Möglichkeit, durch einfache Verfahrensschrittwiederholung Speicherelektroden mit einer Vielzahl von Zylinderteilen herzustellen.

Bevorzugte, nachfolgend beschriebene Ausführungsformen der Erfindung sowie die zu deren besserem Verständnis oben beschriebenen, herkömmlichen Ausführungsbeispiele sind in den Zeichnungen dargestellt. Hierbei zeigen

Fig. 1 bis 3 Querschnitte durch ein herkömmliches Halbleiterspeicherbauelement in aufeinanderfolgenden Herstellungsstufen,

Fig. 4 und 5 Querschnitte durch ein Halbleiterspeicherbauelement, wie es in der Offenlegungsschrift EP 404 553 A1 offenbart ist, in aufeinanderfolgenden Herstellungsstufen,

Fig. 6 eine ausschnittsweise Entwurfsdarstellung eines nach einem ersten erfindungsgemäßen Verfahrensbeispiel hergestellten Halbleiterspeicherbauelementes,

Fig. 7 einen Querschnitt durch das nach dem ersten erfindungsgemäßen Verfahrensbeispiel hergestellte Halbleiterspeicherbauelement entlang der Linie B-B' in Fig. 6,

Fig. 8 bis 12 Querschnitte durch das nach dem ersten erfindungsgemäßen Verfahrensbeispiel hergestellte Halbleiterspeicherbauelement in aufeinanderfolgenden Herstellungsstufen,

Fig. 13 bis 17 Querschnitte durch ein nach einem zweiten erfindungsgemäßen Verfahrensbeispiel hergestelltes Halbleiterspeicherbauelement in aufeinanderfolgenden Herstellungsstufen und

Fig. 18 bis 21 Querschnitte durch ein nach einem dritten erfindungsgemäßen Verfahrensbeispiel hergestelltes Halbleiterspeicherbauelement in aufeinanderfolgenden Herstellungsstufen.

Nachfolgend wird die Erfindung anhand der zugehörigen Fig. 6 bis 21 im Detail erläutert.

In Fig. 6 sind Form und Lage verschiedener Maskenmuster für die erfindungsgemäße Herstellung eines Halbleiterspeicherbauelementes dargestellt. Das Bezugszeichen (P1) bezeichnet ein Maskenmuster zur Erzeugung eines Feldoxids, welches ein Halbleitersubstrat in einen aktiven Bereich und einen Isolationsbereich unterteilt, während das Bezugszeichen (P2) ein Maskenmuster zur Erzeugung einer Gate-Elektrode für einen Transistor markiert. Des weiteren bezeichnen das Bezugszeichen (P3) ein Maskenmuster zur Erzeugung eines Kontaktloches, das eine Kondensatorspeicherelektrode mit einem Source-Gebiet eines Transistors ver-

DE 44 12 089 A1

5

bindet, das Bezugszeichen (P4) ein Maskenmuster zur Bildung der Kondensatorspeicherelektrode, das Bezugszeichen (P5) ein Maskenmuster zur Erzeugung eines Kontaktloches, welches eine Bitleitung mit einem Drain-Gebiet des Transistors verbindet, und das Bezugszeichen (P6) ein Maskenmuster zur Bildung der Bitleitung.

Bezugnehmend auf Fig. 7 sind in dem aktiven Bereich zwischen Feldoxidbereichen (12) in einem Halbleitersubstrat (10) Paare von Transistoren (T1, T2) gebildet, die sich ein Drain-Gebiet (16) teilen und von denen jeder ein Source-Gebiet (14) und eine Gate-Elektrode (18) aufweist. Jede Gate-Elektrode (18) dient hierbei als Wortleitung, und eine Bitleitung (20) ist mit dem Drain-Gebiet (16) verbunden. Speicherelektroden (100) sind jeweils mit einem Source-Gebiet (14) verbunden, wobei auf jeder Speicherelektrode (100) zur Erzeugung von Kondensatoren (C1, C2) nacheinander ein dielektrischer Film (110) und eine Plattenelektrode (120) aufgebracht sind. Die Fig. 8 bis 12 veranschaulichen das zur Herstellung dieses Halbleiterspeicherbauelementes verwendete Verfahren.

Fig. 8 veranschaulicht Schritte zum Anordnen einer ersten leitfähigen Schicht (50') auf dem Halbleitersubstrat (10), auf welchem Transistorpaare erzeugt wurden. Hierzu werden zunächst die Transistorpaare auf dem aktiven Bereich des Halbleitersubstrats (10), welches durch das Feldoxid (12) in einen aktiven Bereich und einen Isolationsbereich unterteilt wurde, gebildet, wobei sich die Transistoren eines Paares gemeinsam ein Drain-Gebiet (16) teilen und jeder ein Source-Gebiet (14) und eine Gate-Elektrode (18) besitzt. Ebenfalls im aktiven Bereich wird die mit dem Drain-Gebiet (16) verbundene Bitleitung (20) angeordnet. Anschließend wird ganzflächig auf die resultierende Struktur eine Isolationsschicht (19) zur Isolierung der Transistoren aufgebracht. Nach Aufbringen einer planarisierenden Schicht (30) zur Planarisierung der Oberfläche des Substrats (10), die infolge des Transistorbildungsschrittes stufig geworden ist, wird ein Material zur Bildung einer Ätzstoppschicht (31) auf der planarisierenden Schicht (30) in einer Dicke von ungefähr 5 nm bis 30 nm abgeschieden, z. B. Siliziumnitrid (Si₃N₄). Daraufhin wird ein Material zur Bildung einer Opferschicht (35) in einer Dicke von ungefähr 50 nm bis 200 nm abgeschieden, z. B. ein Oxid. Anschließend werden die Opferschicht (35), die Ätzstoppschicht (31), die planarisierende Schicht (30) sowie die Isolationsschicht (19) bereichsweise unter Verwendung des Maskenmusters (P3) von Fig. 6 geätzt, um (nicht gezeigte) Kontaktlöcher zur Verbindung noch zu bildender Speicherelektroden von Kondensatoren mit einem jeweiligen Source-Gebiet (14) zu erzeugen.

Daraufhin wird ganz flächig auf der resultierenden Struktur ein leitfähiges Material, z. B. störrstellendotiertes Polysilizium, dessen Ätzrate von derjenigen des die Opferschicht (35) bildenden Materials verschieden ist (die Ätzrate eines Materials "A" kann beispielsweise bezüglich irgendeines Ätzprozesses dann als verschieden von derjenigen eines Materials "B" bezeichnet werden, wenn bei Normierung der Ätzrate des "A"-Materials auf eins die Ätzrate des "B"-Materials größer als 4 ist), in einer Dicke von ungefähr 50 nm bis 150 nm abgeschieden, um die erste leitfähige Schicht (50') zu erzeugen. Nach Aufbringen eines unteren Resists (40), eines zwischenliegenden Oxids (42) und eines oberen Resists (44) nacheinander auf die erste leitfähige Schicht (50') wird dann zur Erzeugung einer jeden Speicherelektrode das obere Resist (44) unter Verwendung einer Mehrschicht-

6

triestis(MLR)-Lithographietechnik und des Maskenmusters (P4) von Fig. 6 strukturiert.

Fig. 9 veranschaulicht einen Schritt zur Erzeugung einer ersten Struktur (40a). Dazu wird der zwischenliegende Oxidfilm (42) unter Verwendung des bemusterten, oberen Resists (44) als Ätzmaske anisotrop geätzt, wonach mittels eines reaktiven Ionenätzprozesses das untere Resist (40) geätzt wird, um die erste Struktur (40a) zur Erzeugung des zylindrischen Elektrodenteils jeder Speicherelektrode zu bilden. Dabei ist es erwünscht, daß das die erste Struktur (40a) bildende Material eine bezüglich irgendeines anisotropen oder isotropen Ätzprozesses von derjenigen der ersten leitfähigen Schicht (50') unterschiedliche Ätzrate aufweist. Wie oben angegeben, wird die erste Struktur (40a) erfindungsgemäß unter Verwendung einer MLR-Technik erzeugt.

Fig. 10 veranschaulicht einen Schritt zur Erzeugung von Abstandshaltern (46) und unteren Speicherelektrodenteilen (50).

Nach Beseitigung des zwischenliegenden Oxidfilms (42) durch einen Naßätzprozeß wird zur Bildung einer (nicht gezeigten) Schicht aus einem ersten Material dieses Material abgeschieden, z. B. ein bei einer Temperatur unterhalb von 200°C aufgetragenes Niedertemperaturoxid (LTO), wobei das Material bezüglich irgendeines anisotropen oder isotropen Ätzprozesses eine Ätzrate besitzt, die von derjenigen des die erste leitfähige Schicht (50') bildenden Materials verschieden sowie gleich groß oder ähnlich groß wie die Ätzrate des die Opferschicht (35) bildenden Materials ist. Der Grund, warum die LTO-Schicht bei einer Temperatur unterhalb von 200°C aufgebracht wird, besteht hierbei darin, daß eine Deformation der aus einem Fotoresist bestehenden ersten Struktur (40a) verhindert werden muß, wie sie ansonsten bei einer zur Oxiddeposition verwendeten Temperatur auftreten könnte. Weil sich durch Verwendung der LTO-Schicht auch die Wärmeeinwirkungsdauer verkürzt, ist es des weiteren vorteilhaft, einen flachen Transistorübergang auszubilden und dadurch die elektrischen Transistoreigenschaften zu verbessern.

Die Schicht aus dem ersten Material wird daraufhin durch einen anisotropen Ätzprozeß zurückgeätzt, um die Abstandshalter (46) zu erzeugen, die aus den an den Seitenflächen der ersten Struktur (40a) verbliebenen Schichtteilen aus dem ersten Material besteht. Anschließend wird die erste leitfähige Schicht (50') unter Verwendung der Abstandshalter (46) als Ätzmaske und der Opferschicht (35) als Ätzendpunkt mittels Durchführung eines anisotropen Ätzprozesses geätzt, wodurch der jeweilige untere Speicherelektrodenteil (50) entsteht.

Fig. 11 veranschaulicht einen Schritt zur Erzeugung der zylindrischen Teile (52a, 52b) jeder Speicherelektrode. Dabei wird zunächst zur Bildung einer (nicht gezeigten) zweiten leitfähigen Schicht ein Material, dessen Ätzrate bezüglich irgendeines anisotropen oder isotropen Ätzprozesses von derjenigen des die Abstandshalter (46) bildenden Materials verschieden sowie gleich groß oder ähnlich groß wie die Ätzrate des den unteren Speicherelektrodenteil (50) bildenden Materials ist, z. B. störrstellendotiertes Polysilizium, ganzflächig auf der mit den unteren Elektrodenteilen (50a) versehenen resultierenden Struktur in einer Dicke von ungefähr 50 nm bis 150 nm abgeschieden. Daraufhin wird die zweite leitfähige Schicht mittels eines anisotropen Ätzprozesses zurückgeätzt, wodurch die zylindrischen Elektrodenteile (52a, 52b), die aus dem Material der zweiten leitfähigen

DE 44 12 089 A1

7

Schicht bestehen, an den Seitenflächen jedes Abstandshalters (46) entstehen.

Da erfindungsgemäß die zylindrischen Elektrodenanteile (52a, 52b) durch Zurückätzen der zweiten leitfähigen Schicht mit der Abstandshalterschicht (46) als Basis erzeugt werden, weisen die Oberseiten der zylindrischen Elektrodenanteile (52a, 52b) keine scharfkantigen Bereiche auf, sondern haben vielmehr eine leicht gerundete Form, so daß die Zuverlässigkeit der Kondensatoren erhöht ist. Außerdem ist beim Ätzen der zweiten leitfähigen Schicht zur Erzeugung der zylindrischen Elektrodenanteile (52a, 52b) die Stabilität des Ätzprozesses sichergestellt, da die Opferschicht (35), die eine von derjenigen der zweiten leitfähigen Schicht unterschiedliche Ätzrate besitzt, als Ätzendpunkt verwendet wird.

Fig. 12 veranschaulicht einen Schritt zur Erzeugung von Kondensatoren (C1, C2). Die Abstandshalter (46) sowie die Opferschicht (35) werden durch einen Naßätzprozeß entfernt, wodurch die Speicherelektroden (100) freigelegt sind, die jeweils aus einem doppelzylindrischen Elektrodenanteil (52a, 52b) und dem unteren Elektrodenanteil (50) bestehen. Da die Opferschicht (35) und die Abstandshalter (46) bezüglich irgendeines Naßätzprozesses dieselbe oder eine ähnliche Ätzrate aufweisen, können sie hierbei zusammen durch einen einzigen Naßätzprozeß entfernt werden. Anschließend wird ganzflächig auf jede Speicherelektrode (100) zur Bildung eines dielektrischen Films (110) ein hoch dielektrisches Material, z. B. eine ONO (Oxid/Nitrid/Oxid)- oder Tantaloxid (Ta₂O₅)-Schicht, aufgebracht, wonach auf dem dielektrischen Film (100) ein leitfähiges Material, z. B. störschichtdotiertes Polysilizium, zur Bildung jeder Plattenelektrode (120) abgeschieden wird. Dies vervollständigt die Bildung der jeweils aus Speicherelektrode (100), dielektrischem Film (110) und Plattenelektrode (120) bestehenden Kondensatoren (C1, C2). Hierbei versteht es sich, daß die Opferschicht (35) dazu dient, die Verwendung der Unterseite der Speicherelektroden (100) als effektive Kondensatorfläche zur Erhöhung der Zellenkapazität zu ermöglichen, und daß die Ätzstoppschicht (31) dazu dient, die Gate-Elektrode (18) und die Bitleitung (20) vor einer Beschädigung durch den zum Entfernen der Opferschicht (35) verwendeten Naßätzprozeß zu schützen.

Gemäß diesem ersten, oben beschriebenen Ausführungsbeispiel wird ein äußerer zylindrischer Elektrodenanteil (siehe Bezugszeichen (52b) in Fig. 11) selbstjustiert zu einem inneren zylindrischen Elektrodenanteil (siehe Bezugszeichen (52a) in Fig. 11) gebildet, wobei letzterer durch die Abmessungen des tatsächlich zur Erzeugung jeder Speicherelektrode (100) verwendeten Maskenmusters festgelegt ist, so daß die Strukturdehnung jeder Speicherelektrode in lateraler Richtung um ungefähr 0,1 µm bis 0,3 µm erhöht ist. Der Abstand zwischen benachbarten Kondensatoren (siehe Abstand (A'') in Fig. 12) läßt sich daher auf einen Wert kleiner als die durch die verwendete lithographische Technik gesetzte Grenze verringern, was die Fläche jedes Kondensators erhöht. Da außerdem die Höhe des zylindrischen Elektrodenanteils in Abhängigkeit von der Dicke der ersten Struktur (siehe Fig. 9) gesteuert wird, läßt sich die effektive Kondensatorfläche in vertikaler Richtung auf einfache Weise erhöhen.

Unter Bezugnahme auf die Fig. 13 bis 17 wird nachfolgend ein zweites erfindungsgemäßes Verfahrensbeispiel zur Herstellung von Kondensatoren für ein Halbleiterspeicherbauelement erläutert.

Bezugnehmend auf Fig. 13 wird nach der Erzeugung

8

von Kontaktlöchern zur Freilegung des Source-Gebiets (14) jedes Transistors durch die in Verbindung mit Fig. 8 erläuterte Vorgehensweise ein leitfähiges Material, z. B. störschichtdotiertes Polysilizium, zur Bildung einer ersten leitfähigen Schicht (50') abgeschieden. Danach werden zur Erzeugung einer Schicht (48) aus einem ersten Material und einer (nicht gezeigten) Schicht aus einem zweiten Material z. B. ein Oxid und Polysilizium nacheinander auf die erste leitfähige Schicht (50') aufgebracht. Als erstes Material wird hierbei ein solches verwendet, dessen Ätzrate bezüglich irgendeines anisotropen Ätzprozesses von derjenigen des die erste leitfähige Schicht (50') bildenden Materials verschieden ist. Es ist wünschenswert, als zweites Material ein solches zu verwenden, dessen Ätzrate von derjenigen des ersten Materials verschieden sowie gleich groß oder ähnlich groß wie die Ätzrate des Materials für die erste leitfähige Schicht (50') ist. Wie oben angegeben, wird erfindungsgemäß bei diesem Beispiel ein Oxid für die Schicht (48) aus dem ersten Material und Polysilizium für die Schicht aus dem zweiten Material benutzt. Die Schicht aus dem zweiten Material wird dann unter Verwendung des Maskenmusters (P4) von Fig. 6 zur Erzeugung jeder Speicherelektrode strukturiert, so daß eine erste Struktur (55) zur Bildung des zylindrischen Elektrodenanteils jeder Speicherelektrode entsteht.

Bezugnehmend auf Fig. 14 wird zur Bildung einer (nicht gezeigten) Schicht aus einem dritten Material dieses Material, dessen Ätzrate bezüglich irgendeines anisotropen Ätzprozesses von derjenigen des die erste Struktur (55) bildenden Materials verschieden sowie gleich groß oder ähnlich groß wie die Ätzrate des ersten Materials ist, z. B. ein Niedertemperaturoxid (LTO), ganzflächig auf der resultierenden Struktur abgeschieden. Anschließend wird die Schicht aus dem dritten Material durch einen anisotropen Ätzprozeß zurückgeätzt, so daß aus der Schicht des dritten Materials bestehende Abstandshalter (46) an den Seitenflächen der ersten Struktur (55) entstehen. Da die Schicht (48) aus dem ersten Material bezüglich des oben angegebenen anisotropen Ätzprozesses eine von derjenigen der Schicht aus dem dritten Material unterschiedliche Ätzrate aufweist, werden bei der Erzeugung der Abstandshalter (46) alle Bereiche der Schicht (48) aus dem ersten Material mit Ausnahme des unter der ersten Struktur (55) liegenden Bodenbereichs (48a) entfernt.

Bezugnehmend auf Fig. 15 wird nunmehr die erste leitfähige Schicht (50') mittels Durchführung eines anisotropen Ätzprozesses unter Verwendung der Abstandshalter (46) als Ätzmaske und der Opferschicht (35) als Ätzendpunkt geätzt, wodurch der untere Elektrodenanteil (50) jeder Speicherelektrode entsteht. Gleichzeitig wird damit die erste Struktur (55) entfernt. Dies geschieht, weil das die erste Struktur (55) bildende Material bezüglich irgendeines anisotropen Ätzprozesses dieselbe oder eine ähnliche Ätzrate aufweist wie das die erste leitfähige Schicht (50') bildende Material. Daraufhin wird der verbliebene Rest (48a) der Schicht aus dem ersten Material, der unter dem Bodenbereich der ersten Struktur (55) liegt, entfernt. Bei diesem Vorgang wird die Opferschicht (35) teilweise geätzt, weil das die Opferschicht (35) bildende Material bezüglich irgendeines anisotropen Ätzprozesses dieselbe oder eine ähnliche Ätzrate aufweist wie die Restschicht (48a) aus dem ersten Material.

Bezugnehmend auf Fig. 16 wird nun zur Bildung einer (nicht gezeigten) zweiten leitfähigen Schicht ein leitfähiges Material, dessen Ätzrate bezüglich irgendeines ani-

DE 44 12 089 A1

9

sotropen Ätzprozesses von derjenigen des Materials für die Abstandshalter (46) verschieden ist, z. B. störschichtdotiertes Polysilizium, ganzflächig auf der resultierenden Struktur abgeschieden. Anschließend wird die zweite leitfähige Schicht mittels eines anisotropen Ätzprozesses zurückgeätzt, wodurch aus der zweiten leitfähigen Schicht zylindrische Elektroden (52a, 52b) an den Seitenflächen der Abstandshalter (46) entstehen.

Bezugnehmend auf Fig. 17 werden die Abstandshalter (46) sowie die Opferschicht (35) durch einen Naßätzprozeß entfernt, wodurch die jeweils aus einem doppelzylindrischen Elektroden (52a, 52b) sowie einem unteren Elektroden (50) bestehenden Speicherelektroden (100) freigelegt sind. Anschließend wird ein dielektrischer Film (110) ganzflächig auf jede Speicherelektrode (100) aufgebracht, wonach ein leitfähiges Material, z. B. störschichtdotiertes Polysilizium, zur Bildung einer Plattenelektrode (120) ganzflächig auf dem dielektrischen Film (110) abgeschieden wird.

Bei diesem zweiten, oben beschriebenen Ausführungsbeispiel ist der Herstellungsvorgang in einfacher Weise ohne Schwierigkeiten bei der Auswahl der zu verwendenden Schichten durchführbar, da für die Schicht aus dem ersten Material und für die Schicht aus dem dritten Material ein Oxid sowie für die erste und die zweite leitfähige Schicht und die Schicht aus dem zweiten Material Polysilizium verwendbar ist.

Ein drittes erfindungsgemäßes Verfahrensbeispiel zur Herstellung von Kondensatoren für ein Halbleiterspeicherbauelement wird nachfolgend anhand der Fig. 18 bis 21 näher erläutert.

Fig. 18 veranschaulicht einen Schritt zur Bildung erster Abstandshalter (46). Dazu wird durch die bereits im Zusammenhang mit dem ersten und mit dem zweiten erfindungsgemäßen Beispiel beschriebene Vorgehensweise eine (nicht gezeigte) erste Struktur auf der ersten leitfähigen Schicht (50) ausgebildet. Nach Erzeugung der aus einer Schicht eines ersten Materials bestehenden ersten Abstandshalter (46) an den Seitenflächen der ersten Struktur wird die erste Struktur entfernt.

Fig. 19 veranschaulicht einen Schritt zur Erzeugung erster zylindrischer Elektroden (52a, 52b) sowie zweiter Abstandshalter (48). Nach ganzflächigem Abscheiden eines leitfähigen Materials, z. B. störschichtdotiertes Polysilizium, auf der resultierenden Struktur zur Bildung einer (nicht gezeigten) zweiten leitfähigen Schicht wird letztere mittels eines anisotropen Ätzprozesses zurückgeätzt, um die aus der zweiten leitfähigen Schicht bestehenden, ersten zylindrischen Elektroden (52a, 52b) an den Seitenflächen der Abstandshalter (46) auszubilden. Daraufhin wird zur Bildung einer (nicht gezeigten) Schicht aus einem zweiten Material dieses Material, z. B. ein Oxid, abgeschieden, wobei das Material bezüglich irgendeines anisotropen Ätzprozesses eine Ätzrate aufweist, welche von derjenigen des die ersten zylindrischen Elektroden (52a, 52b) bildenden Materials verschieden sowie gleich groß oder ähnlich groß wie die Ätzrate des die ersten Abstandshalter (46) bildenden Materials ist. Die Schicht aus dem zweiten Material wird dann mittels eines anisotropen Ätzprozesses zurückgeätzt, wodurch die aus der Schicht aus dem zweiten Material bestehenden zweiten Abstandshalter (48) an den Seitenflächen der ersten zylindrischen Elektroden (52a, 52b) gebildet werden.

Fig. 20 veranschaulicht einen Schritt zur Erzeugung zweiter zylindrischer Elektroden (54a, 54b) sowie unterer Elektroden (50). Hierfür wird zunächst zur Bildung einer (nicht gezeigten) dritten leitfähigen

10

Schicht ein Material abgeschieden, dessen Ätzrate bezüglich irgendeines anisotropen oder isotropen Ätzprozesses von derjenigen des die zweiten Abstandshalter (48) bildenden Materials verschieden sowie gleich groß oder ähnlich groß wie diejenige des die ersten zylindrischen Elektroden (52a, 52b) bildenden Materials ist, z. B. störschichtdotiertes Polysilizium. Anschließend wird die dritte leitfähige Schicht mittels eines anisotropen Ätzprozesses zurückgeätzt, wodurch die aus der dritten leitfähigen Schicht bestehenden zweiten zylindrischen Elektroden (54a, 54b) an den Seitenflächen der zweiten Abstandshalter (48) ausgebildet werden. Gleichzeitig wird auch die erste leitfähige Schicht (50) geätzt, so daß der untere Elektroden (50) jeder Speicherelektrode entsteht.

Fig. 21 veranschaulicht einen Schritt zur Erzeugung von Kondensatoren (C1, C2). Dabei werden die ersten Abstandshalter (46), die zweiten Abstandshalter (48) sowie die Opferschicht (35) durch einen Naßätzprozeß entfernt, wodurch Speicherelektroden (100) freigelegt sind, von denen jede einen vierfachzylindrischen Elektroden (52a, 52b, 54a, 54b) und einen unteren Elektroden (50) aufweist. Anschließend werden zur Vervollständigung der Kondensatoren (C1, C2) nacheinander ein dielektrischer Film (110) und eine Plattenelektrode (120) ganzflächig auf jede Speicherelektrode (100) aufgebracht.

Gemäß diesem dritten Ausführungsbeispiel wird der Prozeß zur Bildung der Abstandshalter und der zylindrischen Elektroden wiederholt, so daß die zylindrischen Elektroden vierfach gebildet werden, während der Abstand zwischen benachbarten Kondensatoren weiter verringert wird. Auf diese Weise läßt sich die Zellenkapazität durch einen einfachen Herstellungsvorgang erhöhen.

Gemäß der vorliegenden, oben beschriebenen Erfindung wird ein innerer zylindrischer Elektroden durch ein wirkliches Maskenmuster zur Speicherelektrodenbildung erzeugt, wonach ein äußerer zylindrischer Elektroden selbstjustiert mit dem inneren zylindrischen Elektroden angebracht wird. Auf diese Weise läßt sich der Abstand zwischen benachbarten Kondensatoren auf einen Wert kleiner als die durch die verwendete lithographische Technik gesetzte Grenze verringern, wodurch die effektive Kondensatorfläche für jeden Kondensator erhöht wird.

Zudem wird in einfacher Weise der Ätzendpunkt während des Ätzprozesses zur Bildung der zylindrischen Elektroden erkannt, was die Prozeßstabilität sicherstellt und es ermöglicht, die Höhe der zylindrischen Elektroden leicht zu kontrollieren. Da die Anzahl der zylindrischen Elektroden pro Kondensator in einfacher Weise durch Wiederholen des Prozesses zur Bildung der zylindrischen Elektroden erhöht werden kann, läßt sich die für ein hochintegriertes Halbleiterspeicherbauelement mit einer Speicherkapazität von 256 Mb oder mehr erforderliche Zellenkapazität problemlos erzielen.

Des weiteren besitzen die Oberseiten der zylindrischen Elektroden keine scharfkantigen Bereiche, so daß die Zuverlässigkeit der Kondensatoren und deren elektrische Eigenschaften verbessert werden, da sich die Notwendigkeit einer Wärmebehandlung vermindert. Dementsprechend kann ein zuverlässiges, hochintegriertes Halbleiterspeicherbauelement erzielt werden.

Es versteht sich, daß der Fachmann verschiedenartige Änderungen und Modifikationen der oben beschriebenen, erfindungsgemäßen Ausführungsbeispiele im Rah-

DE 44 12 089 A1

11

men der durch die beigefügten Patentansprüche festgelegten Erfindung vorzunehmen vermag.

Patentansprüche

1. Verfahren zur Herstellung eines Kondensators mit zylindrischen Speicherelektrodenanteilen für ein hochintegriertes Halbleiterspeicherbauelement, gekennzeichnet durch folgende Schritte:
 - Aufbringen einer ersten leitfähigen Schicht (50') auf ein Halbleitersubstrat (10) zur Bereitstellung eines unteren Teils (50) einer Kondensatorspeicherelektrode,
 - Erzeugen einer ersten Struktur (40a) auf der ersten leitfähigen Schicht,
 - Aufbringen einer Schicht aus einem ersten Material auf die mit der ersten Struktur versehene Bauelementstruktur,
 - anisotropes Ätzen der Schicht aus dem ersten Material zur Bildung eines Abstandshalters (46) an den Seitenflächen der ersten Struktur,
 - Entfernen der ersten Struktur,
 - Aufbringen einer zweiten leitfähigen Schicht,
 - anisotropes Ätzen der zweiten leitfähigen Schicht zur Bildung zylindrischer Elektrodenanteile (52a, 52b) an den Seitenflächen des Abstandshalters und
 - Entfernen der vorhandenen Abstandshalter zur Freilegung der Speicherelektrode (100) des Kondensators (C1, C2).
2. Verfahren nach Anspruch 1, weiter dadurch gekennzeichnet, daß nach der Bildung der Abstandshalter (46) die erste leitfähige Schicht (50') zur Erzeugung einer Mehrzahl voneinander getrennter unterer Speicherelektrodenanteile (50) unter Verwendung der Abstandshalter und der ersten Struktur (40a) als Ätzmaske geätzt wird.
3. Verfahren nach Anspruch 1 oder 2, weiter gekennzeichnet durch folgende Schritte:
 - Aufbringen einer Schicht (48) aus einem zweiten Material vor der Erzeugung der ersten Struktur (55),
 - Erzeugen der ersten Struktur (55) durch Aufbringen einer Schicht aus einem dritten Material und Strukturieren derselben,
 - Ätzen der Schicht (48) aus dem zweiten Material in dem anisotropen Ätzvorgang für die Schicht aus dem ersten Material zur Bildung der Abstandshalter (46) und
 - Entfernen der Schicht (48) aus dem zweiten Material mit dem Entfernen der ersten Struktur (55).
4. Verfahren nach einem der Ansprüche 1 bis 3, weiter dadurch gekennzeichnet, daß als das erste Material und/oder das zweite Material ein solches verwendet wird, dessen Ätzrate bezüglich irgendeines anisotropen oder isotropen Ätzprozesses von derjenigen des die erste und die zweite leitfähige Schicht bildenden Materials verschieden ist.
5. Verfahren nach Anspruch 4, weiter dadurch gekennzeichnet, daß als das erste und/oder das zweite Material ein Oxid und als Material für die erste und die zweite leitfähige Schicht Polysilizium verwendet wird.
6. Verfahren nach einem der Ansprüche 1 bis 5, weiter dadurch gekennzeichnet, daß als Material

12

für die erste Struktur (40a) ein solches verwendet wird, dessen Ätzrate von derjenigen des die erste leitfähige Schicht (50') bildenden Materials verschieden ist.

7. Verfahren nach Anspruch 6, weiter dadurch gekennzeichnet, daß als Material für die erste Struktur (40a) ein Fotoresist verwendet wird.
8. Verfahren nach einem der Ansprüche 1 bis 7, weiter dadurch gekennzeichnet, daß die Erzeugung der ersten Struktur (40a) durch einen Mehrschichtresist-Lithographieprozeß erfolgt.
9. Verfahren nach einem der Ansprüche 2 bis 5, weiter dadurch gekennzeichnet, daß als Material für die erste Struktur (55) ein solches verwendet wird, dessen Ätzrate von derjenigen des zweiten Materials verschieden sowie gleich groß oder ähnlich groß wie diejenige des Materials für die erste leitfähige Schicht ist.
10. Verfahren nach Anspruch 9, weiter dadurch gekennzeichnet, daß als das dritte Material Polysilizium verwendet wird.
11. Verfahren nach Anspruch 1, weiter gekennzeichnet durch folgende Schritte:
 - Aufbringen einer Schicht aus einem zweiten Material auf die mit den zylindrischen Elektrodenanteilen versehene resultierende Bauelementstruktur nach dem anisotropen Ätzen der zweiten leitfähigen Schicht,
 - anisotropes Ätzen der Schicht aus dem zweiten Material zur Erzeugung eines weiteren Abstandshalters (48) an den Seitenflächen der zylindrischen Elektrodenanteile (52a, 52b)
 - Aufbringen einer dritten leitfähigen Schicht auf die mit dem zweiten Abstandshalter versehene resultierende Bauelementstruktur und
 - anisotropes Ätzen der dritten leitfähigen Schicht zur Erzeugung weiterer zylindrischer Elektrodenanteile (54a, 54b) an den Seitenflächen des zweiten Abstandshalters.
12. Verfahren nach Anspruch 11, weiter dadurch gekennzeichnet, daß als das zweite Material ein solches verwendet wird, dessen Ätzrate bezüglich irgendeines anisotropen oder isotropen Ätzprozesses von derjenigen des Materials für die zweite und die dritte leitfähige Schicht verschieden sowie gleich groß oder ähnlich groß wie diejenige des ersten Materials ist.
13. Verfahren nach Anspruch 12, weiter dadurch gekennzeichnet, daß als das zweite Material ein Oxid und als Material für die zweite und die dritte leitfähige Schicht Polysilizium verwendet wird.
14. Verfahren nach einem der Ansprüche 11 bis 13, weiter dadurch gekennzeichnet, daß die Schritte zur Erzeugung der ersten und der zweiten Abstandshalter nochmals wiederholt werden, um eine Speicherelektrode mit mehr als vier Zylinderteilen zu erzeugen.

Hierzu 11 Seite(n) Zeichnungen

ZEICHNUNGEN SEITE 1

Nummer:

DE 44 12 069 A1

Int. Cl.⁵:

H 01 L 27/108

Offenlegungstag:

13. Oktober 1994

*

FIG. 7





FIG. 8



408 041/484

ZEICHNUNGEN SEITE 4

Nummer:

DE 44 12 089 A1

Int. Cl.⁸:

H 01 L 27/108

Offenlegungstag:

13. Oktober 1994

FIG. 5





FIG. 6



408 041/494

ZEICHNUNGEN SEITE 5

Nummer:

DE 44 12 069 A1

Int. Cl.⁵:

H 01 L 27/108

Offenlegungstag:

13. Oktober 1994

FIG. 9





FIG. 10



408 041/494

ZEICHNUNGEN SEITE 6

Nummer:

DE 44 12 089 A1

Int. Cl.⁸:

H 01 L 27/108

Offenlegungstag:

13. Oktober 1994

FIG. 11





FIG. 12



408 041/494

ZEICHNUNGEN SEITE 7

Nummer:

DE 44 12 089 A1

Int. Cl.5:-

H 01 L 27/108

Offenlegungstag:

13. Oktober 1994

FIG. 13





FIG. 14



408 041/494

ZEICHNUNGEN SEITE 8

Nummer:

DE 44 12 089 A1

Int. Cl.⁵:

H 01 L 27/108

Offenlegungstag:

13. Oktober 1994

FIG. 15





FIG. 16



408 041/494

ZEICHNUNGEN SEITE 9

Nummer:

DE 44 12 089 A1


Int. Cl.⁵:

H 01 L 27/108

Offenlegungstag:

13. Oktober 1994

FIG. 17



408 041/494

ZEICHNUNGEN SEITE 10

Nummer:
Int. Cl.⁶:
Offenlegungstag:DE 44 12 089 A1
H 01 L 27/108
13. Oktober 1994

FIG. 18





FIG. 19



408 041/494

ZEICHNUNGEN SETTE 11

Nummer:

DE 44 12 089 A1

Int. Cl. 8:

H 01 L 27/108

Offenlegungstag:

13. Oktober 1994

FIG. 20





FIG. 21



408 041/494

**This Page is Inserted by IFW Indexing and Scanning
Operations and is not part of the Official Record**

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

☐ BLACK BORDERS

☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES

☐ FADED TEXT OR DRAWING

☐ BLURRED OR ILLEGIBLE TEXT OR DRAWING

☐ SKEWED/SLANTED IMAGES

☒ COLOR OR BLACK AND WHITE PHOTOGRAPHS

☐ GRAY SCALE DOCUMENTS

☒ LINES OR MARKS ON ORIGINAL DOCUMENT

☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

☐ OTHER: _____

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.